 |
北京錦坤科技有限公司
主營產品： 射頻光纖傳輸模塊-微波光纖傳輸模塊-RF over Fiber-微波光纖延遲線-雷達目標模似器 |
14
聯(lián)系電話
|
北京錦坤科技有限公司
主營產品： 射頻光纖傳輸模塊-微波光纖傳輸模塊-RF over Fiber-微波光纖延遲線-雷達目標模似器 |
聯(lián)系電話
2012-12-11 閱讀(3687)
高進,謝艷，覃宗厚
（中國電子科技集團公司第三十四研究所，廣西桂林541004）
摘要：介紹一種cypres s公司的高速串行收發(fā)器HOTLink CY7B923/933的原理及其通過可編程器件
FPGA實現(xiàn)CY7B923/933的光纖通信傳輸，給出了其系統(tǒng)設計原理筒圖。該收發(fā)器妁傳輸碼率范圍為160～400Mb/s，且功耗小，驅動能力強，有較強的鑫動查錯功能，特別適用于光纖通信。
關鍵詞：復用解復用器；收發(fā)器；光纖通信；FPGA
中闊分類號：TN929．11 文獻標志碼：A
1 引l言
Cypress公司的HOTLink CY7B923發(fā)送器和CY7B933接收器是專為點到點串行高速通信而設計的。它適用于光纖、同軸電纜以及雙絞線作為通信介質，其傳輸碼率范圍為160-400Mb/s：可以自動進行8B/lOB編解碼，編碼遵循X3.230協(xié)議，與光纖通信和ESCON協(xié)議兼容：HOTLink收發(fā)器功耗較小（發(fā)送器350mW，接收器650mW），驅動能力很強。在不加任何補嘗電路情況下，330Mb/s，對50Ω同軸電纜（RG2582A/U）可以傳送35m，對75Ω同軸電纜（RG262A/U）可達150m。若加上光電轉換器用光纖傳輸．則可傳輸數(shù)十千米以上或更遠的距離。筆者已經成功地通過FPGA控制實現(xiàn)將CY7B923/933應用于高速光紆通信系統(tǒng)。下面將簡要介紹收發(fā)器的原理。并重點介紹如何運用FPGA控制其在光纖通信中實際應用。
2、CY7B923/933原理簡介
2.1 CY7B923發(fā)送器
CY7B923發(fā)送器有時鐘產生器、使能輸入寄存器、編碼器、移位器及自檢測試邏輯等主要功能模塊組成．結構糕圖如圖l所示。CY78923發(fā)送器將要發(fā)送的并行8bit數(shù)據(jù)鎖存到內部寄存器后，編碼器進行8B/lOB編碼．再由移位器移位串行輸國，串行輸出波特率是并行字節(jié)頻率的10倍。同時有三路串行輸出（OUTA±，OUTB±．OUTC±），均是差分PECL信號，其中OUTA±，OUTB±．可由FOTO控制置成邏輯零而關閉光纖模塊的光輸出，OUTC±則不受控劃。8B/10B編碼也可以被關閉．而采用片外已經編碼的l0bit數(shù)據(jù)（f旁通模式），可由MODE片腳控制（本文只介紹8B/10B轉換模式）8B/l0B編碼。其它片腳簡介如下：CKWf輸入）．數(shù)據(jù)寫入時鐘；D0-D7，并行輸入數(shù)據(jù)；SC/D（輸入），特殊字符或數(shù)據(jù)選擇；ENA（輸入），并行數(shù)據(jù)使能，在CKW的上跳沿。若ENA為低電平．則D0～D7被鎖存進內部輸入寄存器進兩被編碼、發(fā)送：ENNf輸入），下一個并行數(shù)據(jù)使能。若ENN為低電平，則在CKW的下一個上跳沿對的數(shù)據(jù)D0-D7被鎖存、編碼、發(fā)送；BISTEN（f輸入），內部自檢使能；SVS（輸入），故意產生一個發(fā)送錯
誤；RP（輸出），讀脈沖，這是一個占空眈為60％的、與CKW頻率一致的讀信號。
2.2 CY7B933接收器
CY7B933接收器主要功能模塊有：時鐘同步器、數(shù)據(jù)重建器、移位器、解碼寄存器、解碼器、輸出寄存器及自檢測試邏輯等。結構框圖如圖2所示。接收器有兩路差分PECL信號（INA±，INB±）輸入，可由A/B選其一。時鐘同步器是由內部鎖相環(huán)來保持與接收到的位流（bit stream）頻率一致的，提供內部移位和解碼時鐘。數(shù)據(jù)重建器。若在接收到的位流中檢測到同步碼（K28.5），則復位內部位計數(shù)器。從而開始同步接收數(shù)據(jù)．為了防止干擾可由RF輸入來使數(shù)據(jù)重建器停止工作.
CY78933接收器與發(fā)送器一樣也有兩種工作模式．即編碼模式和旁通模式（本文只介紹8B/10B編碼模式）。這也是MODE片選引腳信號來選擇。其它引腳簡介如下：REF2CL K（輸入），參考時鐘；Q0-Q7，并行輸出數(shù)據(jù)；SC/D（輸出），特殊字符或數(shù)據(jù)指示，與發(fā)送器相似；RVS（輸出），接收出錯指示；RDY（輸出），數(shù)據(jù)輸出準備；CKR（輸出），讀出數(shù)據(jù)同步時鐘，Q0-Q7、SC/D、RDY、RVS都與CKR上升沿同步；SI（輸入），既可以作為INB一，也可以是狀態(tài)輸入（PECL信號）：SOf輸出），狀態(tài)輸出，即是將SI信號的PECL電平轉換成TTL電平輸出；BISTEN（輸入），內部自檢使能控制。
3系統(tǒng)設計及框圖
基于FPGA的CY7B923／933復用／解復用器的光纖通信系統(tǒng)應用由光發(fā)射端和光接收端組成．系統(tǒng)設計框圖如圖3所示。
CY78923／933復用／解復用器用于光纖通信系統(tǒng)中（沒用FPGA）．筆者在試驗中發(fā)現(xiàn)對數(shù)據(jù)不加任何
控制處理時，光接收端CY7B933經常出現(xiàn)失鎖．不利于光纖通信：單獨對光發(fā)射端的引腳如ENA進行控制時，先加電光接收端．后加電光發(fā)射端時，CY7B933鎖定，系統(tǒng)正常工作：但先加電光發(fā)射端，后加電光接收端時，CY7B933失鎖，系統(tǒng)工作不正常，這也不利于光纖通信?；贔PGA的CY7B923／933復用／解復用器的光纖通信系統(tǒng)應用能夠更好地解決以上問題。
3．1光發(fā)射端
為了靈活運用CY7B923／933．本次系統(tǒng)設計時將CY7B923／933的所有輸人、輸出控制引腳和輸入輸出數(shù)據(jù)全部引入可編程FPGA中進行統(tǒng)一控制。本系統(tǒng)的設計關鍵在于如何保持光發(fā)射端與光接收
端鏈路的穩(wěn)定同步．為了使光接收端能時刻保持與發(fā)送端同步．系統(tǒng)對所有的數(shù)據(jù)輸入重新編碼．在數(shù)據(jù)每一位的前半周期插入同步碼型．光接收端時刻先檢測到同步碼．這樣就不用擔心整個系統(tǒng)光發(fā)射端和光接收端的加電先后順序問題．鏈路將時刻保持鎖定正常狀態(tài)。由于CY7B923選用8B／10B編碼模式．MODE接地。不用的差分串行輸出端OUTB±、OUTC±接高電平。
3．2光接收端
光接收端經過光電轉換器恢復差分串行信號．通過CY7b933把差分串行信號INA±串并轉換成8路并行輸出信號R0一R7。由于光發(fā)射端通過FPGA把輸入的信號重新編碼．因此光接收端把輸出的8路并行信號R0一R7送到可編程FPGA中解碼還原出原始信號。
4光纖通信系統(tǒng)中的應用實例
筆者已成功地將HOTLink收發(fā)器應用于一高速光纖通信系統(tǒng)。光發(fā)送端數(shù)據(jù)D0一D7從FPGA送出。
光接收端將收到的數(shù)據(jù)寫入FPGA。FPGA選用XINLINX9572．經過FPGA對接收到的R0一R7重新處
理還原出原始數(shù)據(jù)。系統(tǒng)設計原理簡圖如圖4所示。本系統(tǒng)選用飛通PT731l一41—1光電轉換器．供電電壓+5V。當然，根據(jù)不通的傳輸距離應選用不同類型的光電轉換器。
5結束語
從以上分析及應用電路可以看出。本系統(tǒng)為HOTLinkCY7B923／933高速收發(fā)器應于高速光纖通信提供了一個重要解決方案．也為其他高速收發(fā)器器件應用于光纖通信提供了設計參考。
參考文獻：
[1]CYPILESS HOTLink Transmme“Receiver Datasheet．
[2]曾繁泰，陳美金，著．VHDL程序設計[M]．北京：清華大學出版社，2001．
[3]吳冠華，王誠，編著．Altem FOGA，CPLD設計[M]．北京：人民郵電出版社．2005．7．
